Minimização de circuitos combinacionais, mapas de Carnot, síntese de circuitos

No trabalho prático de engenharia, a síntese lógica é entendida como o processo de composição das autofunções de um autômato finito operando de acordo com um dado algoritmo. Como resultado deste trabalho, devem ser obtidas expressões algébricas para as variáveis ​​de saída e intermediárias, a partir das quais podem ser construídos circuitos contendo o número mínimo de elementos. Como resultado da síntese, é possível obter diversas variantes equivalentes de funções lógicas cujas expressões algébricas obedecem ao princípio da minimalidade dos elementos.

Arroz. 1. Mapa de Karnaugh

O processo de síntese de circuitos é reduzido principalmente à construção de tabelas verdade ou mapas de Carnot de acordo com as condições dadas para o aparecimento e desaparecimento dos sinais de saída. A forma de definir uma função lógica usando tabelas verdade é inconveniente para um grande número de variáveis. É muito mais fácil definir funções lógicas usando mapas de Carnot.

Um mapa de Karnaugh é um quadrilátero dividido em quadrados elementares, cada um dos quais corresponde à sua própria combinação de valores de todas as variáveis ​​de entrada. O número de células é igual ao número de todos os conjuntos de variáveis ​​de entrada — 2n, onde n é o número de variáveis ​​de entrada.

Os rótulos das variáveis ​​de entrada são escritos na lateral e no topo do mapa, e os valores das variáveis ​​são escritos como uma linha (ou coluna) de números binários acima de cada coluna do mapa (ou no lado oposto a cada linha do mapa) e referem-se a todo o linha ou coluna (consulte a Figura 1). Uma sequência de números binários é escrita de forma que os valores adjacentes difiram em apenas uma variável.

Por exemplo, para uma variável — 0,1. Para duas variáveis ​​— 00, 01, 11, 10. Para três variáveis ​​— 000, 001, 011, 010, 110, 111, 101, 100. Para quatro variáveis ​​— 0000, 0001, 0011, 0010, 0110, 0111, 0101, 0100, 1100, 1101, 1111, 1110, 1010, 1011, 1001, 1000. Cada quadrado contém o valor da variável de saída que corresponde à combinação de variáveis ​​de entrada para aquela célula.

O mapa de Karnaugh pode ser construído a partir da descrição verbal do algoritmo, do diagrama gráfico do algoritmo, bem como diretamente das expressões lógicas da função. Nesse caso, uma dada expressão lógica deve ser reduzida à forma de SDNF (forma normal disjuntiva perfeita), que é entendida como a forma de uma expressão lógica na forma de uma disjunção de uniões elementares com um conjunto completo de variáveis ​​de entrada.

A expressão lógica contém as uniões de constituintes únicos apenas, portanto, cada conjunto de variáveis ​​nas uniões deve ser atribuído um na célula correspondente do mapa de Carnot e zero nas outras células.

Como exemplo de minimização e síntese de cadeia combinacional, considere a operação de um sistema de transporte simplificado. Na fig. 2 mostra um sistema de transporte com tremonha, que consiste em um transportador 1 com sensor de escorregamento (DNM), um recipiente de alimentação 4 com sensor de nível superior (LWD), uma comporta 3 e um transportador reversor 2 com sensores para a presença de material na esteira (DNM1 e DNM2).

Arroz. 2. Sistema de transporte

Vamos traçar uma fórmula estrutural para ligar um relé de alarme no caso de:

1) deslizamento da esteira 1 (sinal do sensor BPS);

2) transbordamento do tanque de armazenamento 4 (sinal do sensor DVU);

3) quando a veneziana está ligada, não há material na esteira reversa (não há sinais dos sensores de presença de material (DNM1 e DNM2).

Vamos rotular os elementos das variáveis ​​de entrada com letras:

• Sinal DNS — a1.

• Sinal TLD — a2.

• Sinal do interruptor de limite do portão — a3.

• Sinal DNM1 — a4.

• Sinal DNM2 — a5.

Assim, temos cinco variáveis ​​de entrada e uma função de saída R. O mapa de Carnot terá 32 células. As células são preenchidas com base nas condições de operação do relé de alarme. As células em que os valores das variáveis ​​​​a1 e a2 por condição são iguais a um são preenchidas com um, pois o sinal desses sensores deve ativar o relé de alarme. As unidades também são colocadas em células de acordo com a terceira condição, ou seja. quando a porta está aberta, não há material no transportador reverso.

Para minimizar a função de acordo com as propriedades declaradas anteriormente dos mapas de Carnot, delineamos um número de unidades ao longo dos contornos, que são por definição células adjacentes. No contorno que abrange a segunda e a terceira linhas do mapa, todas as variáveis, exceto a1, mudam seus valores.Portanto, a função deste loop será composta por apenas uma variável a1.

Da mesma forma, a segunda função de loop abrangendo a terceira e a quarta linhas consistirá apenas na variável a2. A terceira função de loop abrangendo a última coluna do mapa consistirá nas variáveis ​​a3, a4 e a5, pois as variáveis ​​a1 e a2 nesse loop alteram seus valores. Assim, as funções da álgebra da lógica deste sistema têm a seguinte forma:

Arroz. 3. Mapa de Carnot para esquema de transporte

A Figura 3 mostra os esquemas para aplicação deste FAL aos elementos de contato do relé e aos elementos lógicos.

Arroz. 4. Diagrama esquemático do controle de alarme do sistema de transporte: a — relé - circuito de contato; b — em elementos lógicos

Além do mapa de Carnot, existem outros métodos para minimizar a função de álgebra lógica. Em particular, existe um método para simplificar diretamente a expressão analítica da função especificada em SDNF.

Neste formulário, você pode encontrar ingredientes que diferem pelo valor de uma variável. Esses pares de componentes também são chamados de adjacentes, e neles a função, como no mapa de Carnot, não depende da variável que muda seu valor. Portanto, aplicando a lei de colagem, pode-se reduzir a expressão em um vínculo.

Depois de fazer essa transformação com todos os pares adjacentes, pode-se eliminar as uniões repetidas aplicando a lei da idempotência. A expressão resultante é chamada de forma normal abreviada (SNF), e os compostos incluídos no SNF são chamados de implícitos. Se a aplicação da lei de adesão generalizada for aceitável para uma função, então a função será ainda menor.Depois de todas as transformações acima, a função é chamada de beco sem saída.

Síntese de diagramas de blocos lógicos

Na prática de engenharia, a fim de melhorar o equipamento, muitas vezes é necessário mudar de esquemas de relé-contator para esquemas sem contato baseados em elementos lógicos, optoacopladores e tiristores. Para fazer essa transição, a seguinte técnica pode ser usada.

Depois de analisar o circuito do contator do relé, todos os sinais que operam nele são divididos em entrada, saída e intermediários e as designações de letras são introduzidas para eles. Os sinais de entrada incluem sinais para o status de interruptores de limite e interruptores de limite, botões de controle, interruptores universais (controladores de came), sensores que controlam parâmetros técnicos, etc.

Os sinais de saída controlam os elementos executivos (acionadores magnéticos, eletroímãs, dispositivos de sinalização). Sinais intermediários ocorrem quando os elementos intermediários são acionados. Estes incluem relés para várias finalidades, por exemplo, relés de tempo, relés de desligamento da máquina, relés de sinal, relés de seleção do modo de operação, etc. Os contatos desses relés, via de regra, são incluídos nos circuitos da saída ou outros elementos intermediários. Os sinais intermediários são subdivididos em sinais sem realimentação e realimentados, sendo que os primeiros possuem apenas variáveis ​​de entrada em seus circuitos, os segundos possuem sinais de variáveis ​​de entrada, intermediárias e de saída.

Em seguida, são escritas as expressões algébricas das funções lógicas para os circuitos de todas as saídas e elementos intermediários. Este é o ponto mais importante no projeto de um sistema de controle automático sem contato.As funções de álgebra lógica são compiladas para todos os relés, contatores, eletroímãs, dispositivos de sinalização incluídos no circuito de controle da versão relé-contator.

Os dispositivos relé-contator no circuito de potência do equipamento (relés térmicos, relés de sobrecarga, disjuntores, etc.) não são descritos com funções lógicas, pois esses elementos, de acordo com suas funções, não podem ser substituídos por elementos lógicos. Se houver versões sem contato desses elementos, eles podem ser incluídos no circuito lógico para controlar seus sinais de saída, o que deve ser levado em consideração pelo algoritmo de controle.

Fórmulas estruturais obtidas em formas normais podem ser usadas para construir um diagrama estrutural de portas booleanas (E, OU, NÃO). Nesse caso, deve-se guiar pelo princípio do mínimo de elementos e casos de microcircuitos de elementos lógicos. Para fazer isso, você precisa escolher uma série de elementos lógicos que possam realizar totalmente pelo menos todas as funções estruturais da álgebra da lógica. Freqüentemente, a lógica "PROIBIÇÃO", "IMPLICAÇÃO" é adequada para esses propósitos.

Ao construir dispositivos lógicos, eles geralmente não usam um sistema funcionalmente completo de elementos lógicos que executam todas as operações lógicas básicas. Na prática, para reduzir a nomenclatura dos elementos, utiliza-se um sistema de elementos que inclui apenas dois elementos que realizam as operações AND-NOT (movimento de Scheffer) e OR-NOT (seta de Pierce), ou ainda apenas um desses elementos . Além disso, o número de entradas desses elementos, via de regra, é indicado.Portanto, questões sobre a síntese de dispositivos lógicos em uma dada base de elementos lógicos são de grande importância prática.